LCMXO2-1200HC-4TG144I IC FPGA 107 we/wy 144TQFP

Opis

Rodzina MachXO2 ultra-niskich mocy, natychmiastowych, nieulotnych PLD obejmuje sześć urządzeń o gęstości od 256 do 6864 tabel przeglądowych (LUT).Oprócz taniej programowalnej logiki opartej na LUT, urządzenia te są wyposażone w wbudowane blokowe pamięci RAM (EBR), rozproszoną pamięć RAM, pamięć flash użytkownika (UFM), pętle fazowe (PLL), wstępnie zaprojektowane źródło synchronicznej obsługi we/wy, obsługę zaawansowanej konfiguracji w tym możliwość podwójnego rozruchu i ulepszone wersje powszechnie używanych funkcji, takich jak kontroler SPI, kontroler I2 C i timer/licznik.Te cechy pozwalają na używanie tych urządzeń w tanich, wysokonakładowych aplikacjach konsumenckich i systemowych.Urządzenia MachXO2 są zaprojektowane w nieulotnym procesie małej mocy 65 nm.Architektura urządzenia ma kilka funkcji, takich jak programowalne różnicowe wejścia/wyjścia o niskim skoku oraz możliwość dynamicznego wyłączania banków wejść/wyjść, wbudowanych układów scalonych PLL i oscylatorów.Funkcje te pomagają zarządzać statycznym i dynamicznym zużyciem energii, co skutkuje niskim poziomem mocy statycznej dla wszystkich członków rodziny.Urządzenia MachXO2 są dostępne w dwóch wersjach – urządzenia o bardzo niskim poborze mocy (ZE) i urządzenia o wysokiej wydajności (HC i HE).Urządzenia o ultraniskim poborze mocy oferowane są w trzech klasach prędkości –1, –2 i –3, przy czym –3 jest najszybszym.Podobnie wysokowydajne urządzenia oferowane są w trzech klasach prędkości: –4, –5 i –6, przy czym –6 jest najszybsza.Urządzenia HC mają wewnętrzny liniowy regulator napięcia, który obsługuje zewnętrzne napięcia zasilania VCC 3,3 V lub 2,5 V. Urządzenia ZE i HE akceptują tylko 1,2 V jako zewnętrzne napięcie zasilania VCC.Z wyjątkiem napięcia zasilania wszystkie trzy typy urządzeń (ZE, HC i HE) są ze sobą kompatybilne funkcjonalnie i pinowo.PLD MachXO2 są dostępne w szerokiej gamie zaawansowanych, bezhalogenowych obudów, od oszczędzających miejsce 2,5 mm x 2,5 mm WLCSP do 23 mm x 23 mm fpBGA.Urządzenia MachXO2 obsługują migrację gęstości w ramach tego samego pakietu.Tabela 1-1 przedstawia gęstość LUT, pakiety i opcje I/O wraz z innymi kluczowymi parametrami.Wstępnie zaprojektowana synchroniczna logika źródłowa zaimplementowana w rodzinie urządzeń MachXO2 obsługuje szeroki zakres standardów interfejsów, w tym LPDDR, DDR, DDR2 i przekładnię 7:1 dla wejść/wyjść wyświetlacza.